Source: ETRI¹ßÇà "ÁÖ°£±â¼úµ¿Çâ" Åë±Ç 1110È£ (2003.08.27 ¹ßÇà)
Webpage: http://kidbs.itfind.or.kr:8888/cgi-bin/WZIN/WebzineRead.cgi?recno=0901013575&db=t_jugidong&menu=1
Date: 2003.8.28
°í¼Ó Á÷·Ä Æ®·£½Ã¹ö ³»Àå FPGAÀÇ ±â¼úµ¿Çâ
±Ç¿ø¿Á* ¹Ú°æ** ±è¸íÁØ***
FPGA(Field Programmable Gate Array)¿¡ Á÷·Ä¹ö½º(serial bus) Æ®·£½Ã¹ö(transceiver)¸¦ ³»ÀåÇÏ¿© 1Gpbs ÀÌÇÏÀÇ ¼Ò½º ½ÌÅ©·Î³Ê½º Ŭ·Ï(source-synchronous clock) ½ÅÈ£´Â ¹°·ÐÀÌ°í 3.125Gbps¿¡ À̸£´Â °í¼Ó Á÷·Ä ½ÅÈ£±îÁö ¿ÜºÎSerDes Ĩ ¾øÀÌ Ã³¸®ÇÒ ¼ö ÀÖ°Ô µÇ¾ú´Ù. µû¶ó¼ SerDes ³»ÀåÇü FPGA µð¹ÙÀ̽º°¡ ¹éÇ÷£ µðÀÚÀÎÀÇ ºê¸®Áö ĨÀ¸·Î ºÎ»óÇÏ°í ÀÖÀ¸¸ç, I/O ¿¬°á, ±â°¡ºñÆ® ÀÌ´õ³Ý, ½ºÅ丮Áö ¿¬°á¿¡ À̸£±â±îÁö ´Ù¾çÇÑ ÇÁ·ÎÅäÄÝ¿¡ Àû¿ëµÇ°í ÀÖ´Ù. º» °í¿¡¼´Â ÀÌ·¯ÇÑ Á÷·Ä Æ®·£½Ã¹ö¸¦ ³»ÀåÇÑ FPGA Á¦Ç°µé¿¡ ´ëÇؼ »ìÆ캸¸ç ±× ±â´É°ú Ư¡¿¡ ´ëÇؼ ¾Ë¾Æº¸µµ·Ï ÇÑ´Ù. ¢Ê
![](111002_image002.gif)
I. ¼ ·Ð
FPGA ±â¼úÀÌ ¹ßÀüÇÔ¿¡ µû¶ó FPGAÀÇ ´ÜÁ¡À¸·Î ÁöÀûµÇ¾î ¿À´ø ³ôÀº °¡°Ý, Á¦ÇÑµÈ ¿ë·®, ³ôÀº Àü·Â ¼Òºñ, ³·Àº ¼º´É µîÀÇ ÇÑ°è°¡ Á¶±Ý¾¿ ±ú¾îÁö°í ÀÖ´Ù. ´õ¿íÀÌ ASICÀº 0.13§ ÀÌÇÏÀÇ ¹Ì¼¼ °øÁ¤¿¡¼ ¸¶½ºÅ© ºñ¿ë°ú ¼³°è Åø ºñ¿ëÀÌ °è¼ÓÇؼ Áõ°¡ÇÏ°í ÀÖÀ» »Ó ¾Æ´Ï¶ó NRE, ÆÐŰ¡, Å×½ºÆ® ºñ¿ëµµ ¶ÇÇÑ Áõ°¡ÇÏ°Ô µÇ¾ú´Ù. PLD ¾÷°è¿¡¼´Â ¾öû³ ±Ô¸ðÀÇ ´ë·® »ý»êÀÌ ¾Æ´Ï°í´Â ASICÁ¦Ç°ÀÇ °æÁ¦¼ºÀÌ FPGA¸¦ ´É°¡ÇÒ ¼ö ¾ø´Ù´Â ºÐ¼®À» ³»³õ°í ÀÖ´Ù[1].
FPGA´Â ¾Õ¼ ¾ð±ÞÇÑ ¿ÜÇüÀûÀÎ ¼º´É Çâ»óÀº ¹°·Ð IP Äھ ³»ÀåÇÔÀ¸·Î½á ±â´É¸é¿¡¼µµ °æÀï·ÂÀ» °®Ãß°Ô µÇ¾ú´Ù. Altera¿¡¼´Â PLD ¾÷°è ÃÖÃÊ·Î Excalibur¶õ µð¹ÙÀ̽º·Î ARM ÇÁ·Î¼¼¼¸¦ FPGA¿¡ ³»ÀåÇÏ¿´À¸¸ç, Xilinx¿¡¼´Â PowerPC 405 ÇÁ·Î¼¼¼¸¦ Virtex-II ¾ÆÅ°ÅØó¿¡ ³»ÀåÇÏ¿´´Ù. ½Ã½ºÅÛ ¿¬°á¿¡ »ç¿ëµÇ´Â Àü¼Û ÇÁ·ÎÅäÄÝÀÌ °í¼Ó, Á÷·ÄÈ µÊ¿¡ µû¶ó °í¼Ó Á÷·Ä ¹ö½º¿ë Æ®·£½Ã¹ö »ç¿ëÀÌ ÀϹÝÈ µÇ¾ú´Ù. (±×¸² 1)¿¡¼ º¸µíÀÌ ¹éÇ÷£, I/O ¿¬°á, ¶óÀÎÄ«µå ¿¬°á, LAN, SAN¿¡¼ µ¿ÀÛ¼Óµµ°¡ ±â°¡ºñÆ®·Î ³Ñ¾î°¡¸é¼ FPGA¿¡¼ À̸¦ Áö¿øÇϱâ À§ÇØ CDR (clock data recovery) ±â´ÉÀ» Æ÷ÇÔÇÏ´Â ±â°¡ºñÆ® Æ®·£½Ã¹ö¸¦ ³»ÀåÇÏ´Â Á¦Ç°ÀÌ Ãâ½ÃµÇ±â ½ÃÀÛÇß´Ù. ÀÌ·¸°Ô °í¼Ó Á÷·Ä¹ö½º ÇÁ·ÎÅäÄÝÀ» Áö¿øÇÏ´Â Æ®·£½Ã¹ö¸¦ ³»ÀåÇÔÀ¸·Î½á Ĩ ¹ÛÀ¸·Î ÀÎÅÍÆäÀ̽º µÇ´ø ¿ÜÀå µ¥ÀÌÅÍ Á÷º´·Äȱâ(SerDes)1) ¸¦ ¿Â ĨÀ¸·Î ´ëüÇÏ°Ô µÇ¾ú´Ù. ¼Ò½º ½ÌÅ©·Î³Ê½º Ŭ·Ï ½ÅÈ£ ¶ÇÇÑ µ¿½Ã¿¡ Áö¿øÇÏ¿©, ¹éÇ÷£ µðÀÚÀÎÀÇ ÇÙ½É ÀÎÅÍÆäÀ̽º·Î ±× À§Ä¡¸¦ ÀÚ¸®Àâ¾Æ°¡°í ÀÖ´Ù.
ÀÌó·³ Á÷·Ä¹ö½º Æ®·£½Ã¹ö¸¦ FPGA¿¡ ³»Àå ÇÔÀ¸·Î¼ ½Ã½ºÅÛ µðÀÚÀÎÀÇ ¸¹Àº º¯È¸¦ ÁÖ°í ÀÖ°í ÀÖ´Ù. Á÷·Ä¹ö½º Æ®·£½Ã¹ö ³»ÀåÇü FPGA·Î ¼Õ½±°Ô ÇÁ·ÎÅäÄÝ ºê¸®Áö ÀÎÅÍÆäÀ̽º¸¦ ±¸Çö ÇÒ ¼ö ÀÖ´Â ÀåÁ¡ÀÌ ÀÖ´Ù. ¿ÜÀå SerDes¸¦ »ç¿ëÇßÀ» ¶§ ¹ß»ýÇϴ ȣȯ¼º ¹®Á¦°¡ »ç¶óÁö¸ç, SerDes ÆÄ¿ö¼Òºñ ¶ÇÇÑ Çö°ÝÈ÷ ÁÙ¾î µé°Ô µÇ¾ú´Ù. ±×¸®°í SerDes¿Í FPGA °£ÀÇ ¼ö¸¹Àº PCB ÆÐÅϵéÀ» Á¦°ÅÇÏ¿© ½Å·Ú¼º ÀÖ°í º¸´Ù ½Å¼ÓÇÏ°Ô PCB Á¦ÀÛÀÌ °¡´ÉÇÏ°Ô µÇ¾ú´Ù.
º» °í¿¡¼´Â SerDesÀÇ ±âº»±¸Á¶¿Í Áö¿ø ÇÁ·ÎÅäÄÝÀ» »ìÆì º¸°í, ÇöÀç SerDes°¡ ³»ÀåµÈ FPGAÀÇ Á¦Ç° Á¾·ù¿Í ±¸Á¶ÀÇ Æ¯Â¡, Á¦Ç°µ¿Çâ¿¡ ´ëÇؼ »ìÆì º¸°íÀÚ ÇÑ´Ù.
![](111002_image004.gif)
II. SerDes ±¸Á¶¿Í ÇÁ·ÎÅäÄÝ
(±×¸² 2)´Â Xilinx »çÀÇ ´ÙÁß ±â°¡ºñÆ® Æ®·£½Ã¹öÀÎ RocketIOÀÇ ±¸Á¶ÀÌ´Ù. SerDes°¡ ³»ÀåµÈ FPGA µð¹ÙÀ̽ºµéÀÇ SerDes ±¸Á¶´Â ¼·Î Á¶±Ý¾¿ Â÷ÀÌ°¡ ³ªÁö¸¸ ´ëºÎºÐ ºñ½ÁÇÑ ±â´ÉµéÀ» ³»ÀåÇÏ°í ÀÖ´Ù.
![](111002_image006.gif)
±â°¡ºñÆ® ÀÌ´õ³Ý, XAUI, InfiniBand, PCI-Express µî¿¡¼ »ç¿ëµÇ´Â 8b/10b ÀÎÄÚ´õ/µðÄÚ´õ ºí·ÏÀº 8ºñÆ® µ¥ÀÌÅ͸¦ DC ¹ë·±½º°¡ ¸ÂÃçÁø 10ºñÆ® ÄÚµå·Î ÀÎÄÚµù, µðÄÚµùÀ» ¼öÇàÇÑ´Ù. ¼Û½ÅºÎ¿¡´Â ÀÔ·Â ±âÁØÁÖÆļö(Refclk)¸¦ PLL ¶Ç´Â DLL ÅëÇÏ¿© 20¹è ä¹èÇÏ¿© 8b/10b ÀÎÄÚµù ºí·ÏÀ» Åë°úÇÑ µ¥ÀÌÅ͸¦ Á÷·ÄÈ(serializer) ½ÃŲ´Ù. ÀÌ·¸°Ô Á÷·ÄÈµÈ °í¼Ó µ¥ÀÌÅÍ´Â Â÷µ¿ ½ÅÈ£·Î Àü¼ÛµÈ´Ù.
¼ö½ÅºÎ¿¡¼´Â ÀԷµǴ °í¼Ó Â÷µ¿ µ¥ÀÌÅÍ´Â CDR´Ü¿¡¼ Ŭ·Ïº¹±¸(Clock Recovery)¸¦ ¸ÕÀú ¼öÇàÇÑ´Ù. µ¥ÀÌÅÍ¿¡¼ º¹¿øµÈ Ŭ·ÏÀÇ ÁÖÆļö¿Í ÀÔ·Â ±âÁØÁÖÆļö´Â ¼Ò½º°¡ ´Ù¸£±â ¶§¹®¿¡ ¹Ì¹¦ÇÑ ÁÖÆļö Â÷ÀÌ°¡ ¹ß»ýÇÑ´Ù. µû¶ó¼ À̸¦ ¿ÏÃæÇØ ÁÖ´Â Elastic Buffer°¡ Á¸ÀçÇϸç SkipÀ̳ª Idle ½Éº¼ µîÀ» »ç¿ëÇÏ¿© µÎ ÁÖÆļöÀÇ Â÷À̸¦ º¸»óÇØ ÁØ´Ù. ƯÈ÷ ¼ö½Å´Ü¿¡¼´Â ÀԷµǴ ½Éº¼ Áß Comma °°Àº Áß¿äÇÑ ½Éº¼µéÀ» °¨ÁöÇÒ ¼ö ÀÖ´Â ÆÐÅÏ°¨Áö(Pattern detector) ±â´É°ú ºñÆ® ½ºÆ®¸²À» ¹ÙÀÌÆ® ´ÜÀ§·Î Á¤·ÄÇÏ´Â Word Aligner µîÀÌ Á¸ÀçÇÑ´Ù. XAUI, InfiniBand, PCI-Expresss µî °°ÀÌ ´ÙÁß Ã¤³Î(·¹ÀÎ)À» »ç¿ëÇÏ´Â ¾ÖÇø®ÄÉÀ̼ǿ¡¼ Channel Alignment(¶Ç´Â Bonding) ºí·ÏÀº Àü¼Û¼±·ÎÀÇ ÆÐÅÏ ±æÀÌÀÇ Â÷ÀÌ µîÀ¸·Î ÀÎÇØ µ¿±â°¡ µÇÁö ¾ÊÀº ´ÙÁß ·¹Àΰ£ÀÇ ½Ã°£ÀûÀÎ Â÷À̸¦ º¸»óÇØ ÁÖ´Â ¿ªÇÒÀ» ¼öÇàÇÑ´Ù. (±×¸² 3)Àº Channel Alignment¸¦ ÅëÇÏ¿© ´ÙÁß Ã¤³Î°£ÀÇ µ¿±â¸¦ ¸Â Ãß´Â ¸ð½ÀÀ» º¸¿© ÁÖ°í ÀÖ´Ù.
![](111002_image008.gif)
ÀÌ ¹Û¿¡ ¿©·¯ ¾ÖÇø®ÄÉÀ̼ǿ¡ ÀûÇÕÇϵµ·Ï Â÷µ¿ Ãâ·Â ½ÅÈ£¸¦ Á¶ÀýÇÒ ¼ö ÀÖÀ¸¸ç, ´Ù´Ü°èÀÇ Pre-emphasis ±â´Éµµ Á¦°øµÇ°í ÀÖ´Ù. <Ç¥ 1>Àº ¹ü¿ëÀûÀÎ SerDes¿¡¼ Áö¿øÇÏ´Â Á÷·Ä ÇÁ·ÎÅäÄÝ¿¡ ´ëÇؼ ³ªÅ¸³»¾ú´Ù.
![](111002_image010.gif)
III. ¾÷üº° Á¦Ç°µ¿Çâ
ÇöÀç ½ÃÀå¿¡ ÆǸŵǴ SerDes ³»Àå FPGA Á¦Ç°Àº Å©°Ô ¼¼ Á¾·ù°¡ ÀÖ´Ù. Lattice Semiconductor»çÀÇ ORT82G5 Á¦Ç°°ú Xilinx»çÀÇ Virtex-II Pro, Altera»çÀÇ Stratix GX Á¦Ç°ÀÌ´Ù.
1. Latticeȍ˂ ORT82G5
Lattice Semiconductor»ç´Â Agere Systems»ç·ÎºÎÅÍ Orca FPGA Á¦Ç° ¶óÀÎÀ» ¸ÅÀÔÇßÀ¸¸ç SerDes¸¦ ³»ÀåÇÑ FPGA¸¦ Ãâ½ÃÇÏ¿´´Ù. °í¼Ó ½Ã¸®¾ó ¹éÇ÷£ µ¥ÀÌÅÍ Åë½Å ½ÃÀåÀ» ¸ñÇ¥·Î Field Programmable System Chips(FPSC)¶ó ºÒ¸®´Â »õ·Î¿î FPGA¸¦ Ãâ½ÃÇÏ¿´´Ù. ORT82G5µð¹ÙÀ̽º´Â 8°³ÀÇ Æ®·£½Ã¹ö ä³ÎÀ» °¡Áö°í ÀÖÀ¸¸ç °¢ ä³ÎÀº 600Mbps~3.7GbpsÀÇ µ¿ÀÛ ¼Óµµ¸¦ °¡Áö¸ç, CDRÀ» ³»ÀåÇÏ°í ÀÖ´Ù.
ORT82G5 Á¦Ç°ÀÇ ¾ÖÇø®ÄÉÀ̼ÇÀ¸·Î´Â ÁÖ·Î 10GbE¿¡ Ÿ°ÙÆà µÇ¾î ÀÖ´Ù. (±×¸² 4)´Â ORT82G5ÀÇ 3.125Gbps µ¥ÀÌÅÍ 8ä³ÎÀ» »ç¿ëÇÏ¿© µÎ XAUI ¹éÇ÷£À» ±¸µ¿ÇÏ´Â ¹æ¹ý°ú ORT42G5ÀÇ 3.125Gbps µ¥ÀÌÅÍ 4ä³Î »ç¿ëÇÏ¿© ÇÑ XAUI ¹éÇ÷£ ÀÎÅÍÆäÀ̽º¸¦ ±¸ÇöÇÑ ¸ð½ÀÀ» ³ªÅ¸³½´Ù. ±×¸²°ú °°ÀÌ 10GbE MAC ȤÀº Network Processor¿Í XGMII ÀÎÅÍÆäÀ̽º¸¦ XAUI ¹éÇ÷£À¸·Î ºê¸®ÁöÇÒ ¶§ ÀÌ»óÀûÀÎ FPGA ¿ªÇÒÀ» ¼öÇàÇÒ ¼ö ÀÖ´Ù.
ORT82G5ÀÇ °¡Àå Å« ÀåÁ¡Àº °¡Àå ºü¸¥ ¼ÓµµÀÇ FPGA ³»Àå SerDes¸¦ »ç¿ëÇÏ¿© °í¼Ó Åë½Å ¹éÇ÷£ ÀÎÅÍÆäÀ̽º¸¦ ±¸ÇöÇÏ´Â °ÍÀÌ´Ù. ±×·¯³ª Lattice Á¦Ç°Àº XAUI, SONET/SDHÀÇ ¹éÇ÷£ ÀÎÅÍÆäÀ̽º¸¦ À§ÇØ SerDes¸¦ 10K ORCA 4 ·ÎÁ÷ ¼¿¿¡ ³»ÀåÇÑ Æ¯ÈµÈ µð¹ÙÀ̽ºÀ̱⠶§¹®¿¡ µ¢Ä¡°¡ Å« ¾ÖÇø®ÄÉÀ̼ÇÀ» ±¸ÇöÇϱ⿡´Â ÇÁ·Î±×·¡¸ÓºíÇÑ ·ÎÁ÷ÀÇ Å©±â³ª »ç¿ë °¡´ÉÇÑ I/O ÇÉÀÌ »ó´ëÀûÀ¸·Î ºÎÁ·ÇÑ ÆíÀÌ´Ù. ¶ÇÇÑ ¾ÖÇø®ÄÉÀ̼ÇÀÇ ¹üÀ§°¡ XAUI, Fibre Channel¿¡¸¸ ±¹ÇѵǾî ÀÖ´Â Á¡¿¡ ¹ü¿ë¼ºÀÌ ¶³¾îÁö´Â ´ÜÁ¡ÀÌ ÀÖ´Ù.
![](111002_image012.gif)
2. XilinxÀÇ Virtex-II Pro
Xilinx»ç´Â Mindspeed Technologies»ç¿ÍÀÇ Çù·ÂÀ¸·Î Virtex-II Pro¿¡ »ç¿ëµÇ´Â SkyRail Æ®·£½Ã¹ö ±â¼úÀ» ÀÚ»çÀÇ Virtex-II Pro¿¡ ÀÌ½Ä ½ÃÄ×´Ù. Xilinx»ç´Â ÀÚ»çÀÇ ´ÙÁß ±â°¡ºñÆ® Æ®·£½Ã¹ö¸¦ RocketIO¶ó ¸íÇϸç Virtex-II Pro Á¦Ç°¿¡ ³»ÀåÇÏ¿© 2002³â ÇϹݱ⿡ Ãâ½ÃÇÏ¿´´Ù.
RocketIO´Â 600Mpbs¿¡¼ 3.125Gbps±îÁö ´Ù¾çÇÑ Àü¼Û¼Óµµ¸¦ Á¦°øÇØÁØ´Ù. ÀÌ Á¦Ç° ¿ª½Ã CDR ±â´ÉÀÌ ³»ÀåµÇ¾îÀÖÀ¸¸ç, Ãâ·Â Â÷µ¿ Àü¾Ð ·¹º§À» 800mV¿¡¼ 1600mV±îÁö Á¶Àý °¡´ÉÇØ ÀÎÅÍÆäÀ̽ºµÇ´Â »ó´ëÆí SerDes¿Í ȣȯ¼ºÀ» ³ô¿´´Ù. ³× °¡Áö ·¹º§ÀÇ Pre-emphasis ±â´ÉÀÌ Á¦°øµÇ¸ç, Å͹̳×ÀÌ¼Ç ÀúÇ×°ªÀÌ ÇÁ·Î±×·¡¸ÓºíÇÏ´Ù. Á÷º´·Ä ³»ºÎ ·çÇÁ¹é ¸ðµå¸¦ Á¦°øÇؼ Å×½ºÆ® Ư¼ºÀ» ³ô¿´À¸¸ç, ¿©·¯ ÇÁ·ÎÅäÄÝ¿¡ Àû¿ë °¡´ÉÇϵµ·Ï ÇÁ·Î±×·¡¸Óºí ÄÞ¸¶ °¨Áö(Comma detection) ±â´ÉÀÌ Á¦°øµÈ´Ù. ÇöÀç ES(Engineer¡¯s sample) ¹öÀüÀ¸·Î Ãâ½ÃµÇ´Â XC2VP50 Á¦Ç°ÀÌ ÃÖ´ë 16°³ÀÇ RocketIO¸¦ Á¦°øÇÏ°í ÀÖ´Ù. Áö¿øÇÏ´Â ÇÁ·ÎÅäÄÝÀº <Ç¥ 1> ¿ÜÀÇ Xilinx ÇÁ·ÎÅäÄÝÀÎ Aurora (0.6~3.125Gbps)¿Í Custom Mode¸¦ Á¦°øÇÏ°í ÀÖ´Ù.
RocketIO¿¡¼´Â °¢°¢ÀÇ ÇÁ·ÎÅäÄÝ¿¡ ´ëÇؼ ÇÁ¸®¹ÌƼºê(primitives)¸¦ Á¦°øÇÏ°í ÀÖÀ¸¸ç, Custom mode·Î µðÀÚÀ̳ʰ¡ ÀÚ½ÅÀÌ Á¤ÀÇÇÑ ÇÁ·ÎÅäÄÝÀÇ ¼Ó¼º(attribute)À» º¯°æÇÏ¿© »ç¿ëÇÒ ¼ö ÀÖ´Ù. ÀÌ´Â »ç¿ëÀÚ·Î ÇÏ¿©±Ý º¸´Ù ´Ù¾çÇÑ ¾ÖÇø®ÄÉÀ̼ǿ¡ ´ëÇÑ Á¢±Ù¼ºÀ» ³ô¿© ÁÖ°í ÀÖ´Ù.
´Ù¸¥ µð¹ÙÀ̽º¿Í ºñ±³Çؼ Virtex-II ProÀÇ °¡Àå Å« °Á¡Àº PowerPC405 CPU Äھ ÇÔ²² ÀÓº£µðµåµÉ ¼ö ÀÖ´Ù´Â °ÍÀÌ´Ù. ¶ÇÇÑ ºñ±³Àû Å« ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷(2¸¸ °³ ÀÌ»óÀÇ Slices)°ú ·¥, ¸ÖƼÇöóÀ̾î, ´Ù¾çÇÑ ÀÔÃâ·Â ÇÉÀ» »ç¿ëÇÒ ¼ö ÀÖ´Ù. ´Ù¾çÇÑ ÇÁ·ÎÅäÄÝ¿¡ »ç¿ëµÉ ¼ö ÀÖ´Â ÇÁ·Î±×·¡¸ÓºíÇÑ RocketIO´Â ¼³°èÀÇ À¯¿¬¼º¿¡¼´Â ÀÌÁ¡ÀÌ ÀÖÀ¸³ª, Çϵå Äھ ³»ÀåµÈ ´Ù¸¥ µð¹ÙÀ̽º¿¡ ºñÇØ ¼º´ÉÀÌ ¶³¾îÁö´Â ´ÜÁ¡ÀÌ Á¸ÀçÇÑ´Ù.
3. Altera Stratix GX
Altera»ç´Â 1.25Gbps Á÷·Ä Æ®·£½Ã¹ö¸¦ °®Ãá Mercury Á¦Ç° ÈļÓÀÛÀ¸·Î 2003³â ÃÊ 3.125Gpbs ¼Óµµ¸¦ Áö¿øÇÏ´Â Stratix GX µð¹ÙÀ̽º¸¦ Ãâ½ÃÇÏ¿´´Ù. Stratix GX µð¹ÙÀ̽º´Â <Ç¥ 1>ÀÇ ÇÁ·ÎÅäÄÝÀº ¹°·Ð ¼Ò½º ½ÌÅ©·Î³Ê½º Ŭ·Ï µ¥ÀÌÅÍÀÎ SPI-4.2, HyperTransport, RapidIO(Parallel), 10 Gigabit Ethernet XSBI µîÀ» Áö¿øÇÑ´Ù.
Stratix GX µð¹ÙÀ̽º¿¡¼ ÁÖ¸ñÇÒ ³»¿ëÀ¸·Î ¼Ò½º ½ÌÅ©·Î³Ê½º ä³Î¿¡ DPA(Dynamic Phase Alignment) ±â´ÉÀÌ´Ù. DPA´Â 10-GbE XSBI, SFI-4, SPI-4 µî °°Àº °í¼Óº´·Ä ÀÎÅÍÆäÀ̽º¿¡¼ 1Gpbs±îÁö Ŭ·Ï°ú µ¥ÀÌÅÍÀÇ µ¿±âȸ¦ ¸ÂÃß¾î ÁÖ´Â Àü¿ëȸ·Î·Î ÃÖ´ë 45°³±îÁö Áö¿øÇÑ´Ù.
Ãâ·ÂÀü·ù´Â 200~800mV±îÁö ÇÁ·Î±×·¡¸ÓºíÇϸç, ´Ù´Ü°èÀÇ Pre-emphasis ±â´ÉÀ» Á¦°øÇÏ°íÀÖ´Ù. ¼ö½ÅºÎ¿¡´Â °íÁÖÆļö¿¡¼ À̵æÀ» ÁõÆø½ÃÅ°´Â Equalization ±â´ÉÀ» ³»ÀåÇÏ¿© 40 ÀÎÄ¡±îÁö ±ä °Å¸®¸¦ µå¶óÀ̺êÇÒ ¼ö ÀÖ´Ù. ¶ÇÇÑ Æ®·£½Ã¹ö ä³Î´ç ¼ÒºñÀü·ÂÀÌ 175mWÀ¸·Î ÀúÀü·Â µ¿ÀÛÀÌ °¡´ÉÇÑ ÀåÁ¡ÀÌ ÀÖ´Ù. Virtex-II Pro¿Í ¸¶Âù°¡Áö·Î Å« ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷(4¸¸ °³ ÀÌ»óÀÇ LEs)°ú ·¥, DSP, ¸ÖƼÇ÷º½º¿Í ´Ù¾çÇÑ ÀÔÃâ·Â ÇÉÀ» Á¦°øÇÏ°í ÀÖ´Ù. Stratix GX µð¹ÙÀ̽º´Â Á»´õ ´Ù¾çÇÑ ÇϵåÄھ ³»ÀåµÇ¾î ¼º´ÉÀÌ °³¼±µÈ SerDes ±â´ÉÀ» »ç¿ëÇÏ¿© °æÀï µð¹ÙÀ̽º¿Í Â÷º°ÈÇÏ´Â Àü·«À» ÆîÄ¡°íÀÖ´Ù.
![](111002_image014.gif)
4. Actel, QuickLogic
Lattice, Xilinx, Altera»ç´Â SerDes ºí·°µéÀ» ÀçÇÁ·Î±×·¥ÀÌ °¡´ÉÇÑ SRAM ±â¹ÝÀÇ FPGA °ÔÀÌÆ®¿¡ ¹èÄ¡ÇÏ°í ÀÖÁö¸¸, °í¼ÓÀÇ Á÷·Ä ¸µÅ©µéÀ» »ç¿ëÇÏ¿© ÇÑ ¹ø¸¸ ÇÁ·Î±×·¡¹ÖÇÒ ¼ö ÀÖ´Â µð¹ÙÀ̽º¸¦ ÁغñÇÏ°í ÀÖ´Â ¾÷üµéµµ ÀÖ´Ù.
À̵é ÈÄ¹ß ¾÷üµéÀº SRAM ±â¹Ý Á¦Ç°µé¿¡ ºñÇØ ·ÎÁ÷ ¼Óµµ°¡ º¸´Ù ºü¸£°í Àü·Â ¼Ò¸ð°¡ ÀÛÀ¸¸ç ½Å·Ú¼ºÀÌ º¸´Ù ³ôÀº Á¦Ç°µéÀ» °³¹ßÇÏ°í ÀÖ´Ù. ÀÌµé ¾÷ü °¡¿îµ¥ Çϳª°¡ Actel»ç·Î¼, Á¶¸¸°£ BridgeFPGA Á¦Ç°±ºÀ» ¼±º¸ÀÏ °èȹÀÌ´Ù. BridgeFPGA´Â ÀÚ»çÀÇ ¾ÈƼǻÁî ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷ ±¸Á¶¸¦ 3.125Gpbs¿¡¼ µ¿ÀÛÇϸç ÇÁ·Î±×·¡¸Óºí ÇÁ·ÎÅäÄÝ ÄÁÆ®·Ñ·¯ ¿ªÇÒÀ» ÇÏ´Â Çϵå¿ÍÀ̾î ASIC °ÔÀÌÆ®¿Í ÇÔ²² Á¦°øµÉ ¿¹Á¤ÀÌ´Ù. ÀÌ¿Í À¯»çÇÏ°Ô QuickLogic»ç´Â ¿Ã 2»çºÐ±â±îÁö ¹«Á¤Çü ½Ç¸®ÄÜ ±â¹ÝÀÇ FPGA ±¸Á¶¿¡ 3.125Gbit/s I/O¸¦ °®Ãá µð¹ÙÀ̽º¸¦ °ø°³ÇÒ °èȹÀÌ´Ù[2].
IV. °á ·Ð
¾Õ¼ »ìÆ캻 FPGA º¥´õµéÀÇ µð¹ÙÀ̽º°£ÀÇ °¡Àå Å« Â÷ÀÌÁ¡Àº Åë½Å Ç¥ÁصéÀ» Àü¿ë ASIC ȸ·Î·Î ±¸ÇöÇÏ¿© Áö¿øÇÒ °ÍÀÎÁö, ¾Æ´Ï¸é FPGA Æк긯 ³»ÀÇ ¼ÒÇÁÆ® IP·Î Áö¿øÇÒ °ÍÀÎÁö¿¡ µû¶ó °áÁ¤µÈ´Ù. Altera»ç´Â ½Ã¸®¾ó SONET ¹× ¼Ò½º ½ÌÅ©·Î³Ê½º SPI 4.2¿Í °°Àº Ç¥ÁصéÀ» Áö¿øÇÏ´Â ¿©·¯ °³ÀÇ Àü¿ë ȸ·Î¸¦ °®Ãß°í ÀÖ´Ù. Lattice»çµµ Altera»ç º¸´Ù´Â ±× ¼ö°¡ Àû±ä ÇÏÁö¸¸, Altera»ç¿Í °°ÀÌ Àü¿ë ȸ·Î¸¦ °®Ãß°í ÀÖ´Ù. ¹Ý¸é¿¡ Xilinx»ç´Â FPGA Æк긯 ³»ÀÇ ¼ÒÇÁÆ® IP ÄÚ¾î·Î º¸´Ù ¸¹Àº Ç¥ÁصéÀ» ±¸ÇöÇÏ°í ÀÖ´Ù[6].
»ç¿ëÀÚ°¡ ¾î¶² Ãø¸éÀ» ´õ Áß¿ä½Ã ÇÒ °ÍÀΰ¡¿¡ µû¶ó¼ °¢°¢ÀÇ µð¹ÙÀ̽º ¼±Åà ±âÁØÀÌ µÉ °ÍÀÌ´Ù. Å« ÇÁ·Î±×·¡¸Óºí ¿µ¿ªÀÌ ÇÊ¿ä ¾ø´Â XAUI, Fibre Channel ¾ÖÇø®ÄÉÀ̼ǿ¡´Â Lattice Á¦Ç°ÀÌ °¡Àå Å« ÀÌÁ¡ÀÌ ÀÖ´Ù. Ç÷§Æû ±â¹ÝÀÇ FPGA ±¸ÇöÀÇ °Á¡À» °¡Áö´Â Xilinx Á¦Ç°Àº ÀÓº£µðµå ÇÁ·Î¼¼¼ ÄÚ¾î¿Í ´Ù¾çÇÑ IP, °Å±â¿¡ °í¼Ó Á÷·Ä¹ö½º ÀÎÅÍÆäÀ̽º¸¦ ±¸ÇöÇÒ ¼ö Àִ ȯ°æÀ» Á¦°øÇÑ´Ù. SerDesÀÇ Çϵå¿þ¾îÀû ¼º´É Áï µå¶óÀÌºê ±æÀÌ, ÆÄ¿ö¼Òºñ, ÁöÅÍ¿¡ ¹Î°¨ÇÑ µðÀÚÀÎÀ̳ª SONET, SPI 4.2 Phase 2 °°Àº ÇÁ·ÎÅäÄÝÀ» »ç¿ëÇÒ ¶§´Â Altera Á¦Ç°ÀÌ À¯¸®ÇÒ °ÍÀÌ´Ù. Âü°í·Î <Ç¥ 2>´Â SerDes ³»ÀåµÈ FPGA¿¡ ´ëÇÑ Ç׸ñº° ºÐ¼®Ç¥ÀÌ´Ù.
![](111002_image016.gif)
<Âü °í ¹® Çå>
- EE Korea, ¡°Altera, Stratix GX ¹ßÇ¥ °í¼Ó ½Ã¸®¾ó I/O ±â¼ú °æÇÕ,¡± 2002³â 11¿ù 18ÀÏ, http://www.eetkorea.com/
- EE Korea, ¡°3.125Gbit/s Á÷·Ä I/O¿¡ ÁÖ·ÂÇÏ´Â FPGA º¥´õµé,¡± 2002³â 5¿ù 13ÀÏ, http://www.eekorea.com
- Xilinx RocketIO datasheet, ¡°RocketIO Transceiver User Guide,¡± Mar. 2003, http://www.xilinx.com
- Lattice Semiconductor, ¡°SERDES Handbook,¡± Apr. 2003, http://www.latticesemi.com
- Altera Stratix GX White Paper, ¡°Advantages of the Embedded DPA Circuitry in Stratix GX Devices,¡± http://www.altera.com
- EE Times, ¡°FPGA vendors position for serial I/O battle,¡± Nov. 5, 2002, http://www.eetimes.com
- ´ÏÄÉÀÌ ÀÏ·ºÆ®·Î´Ð½º, ¡°PLD ¾÷°èÀÇ ½ÃÀå ´ëÀÀ Àü·«, °¡°ÝÀº ³·Ãß°í ±â´ÉÀº ÇÏÀ̺긮µå·Î,¡± http://www.neakorea.co.kr/content.asp?newsno=1335
- Programmable Logic Product review, ¡°Altera Introduces Stratix GX¡± http://datasheets.com/pld/products_700-799/prod716.htm
- EE Times, ¡°Lattice FPGA integrates 3.7Gbps serdes transceiver,¡± Oct. 23, 2002, http://www.eetimes.com
- Altera Stratix GX Application Note, ¡°Using High-Speed Transceiver Blocks in Stratix GX Devices,¡± Nov. 2002, http://www.altera.com
- Xilinx Virtex-II Pro datasheet, ¡°Virtex-II Pro Platform FPGA User Guide,¡± Mar. 2003, http://www.xilinx.com
- PMC-Sierra PM8355 datasheet,¡±Four Channel 2.125~3.125Gpbs SERDES,¡± Sep. 2002, http://www.pmc-sierra.com
1) º» °í¿¡¼´Â SerDes¸¦ ´Ü¼øÇÑ Serializer/Deserializer ºí·ÏÀÌ ¾Æ´Ñ Æ®·£½Ã¹ö Àüü¸¦ ¶æÇÑ´Ù.
|