반도체 IP 기술 및 시장 동향

임영이* 이재환**

주문형 반도체의 게이트 수가 늘어나면서 설계 재사용의 중요성이 날로 부각되고 있다. 이러한 설계의 재사용을 가능케 하는 것이 반도체 IP이며, 설계가들은 이러한 반도체 IP를 사용함으로써 복잡한 회로를 좀 더 쉽게 빠른 시간 내에 구현할 수 있다. ASIC 벤더, 디자인 하우스, 독립적 IP 벤더, EDA 벤더, 파운드리, 그리고 OEM 등은 반도체 IP를 활용하여 수익을 추구할 수 있다. 1999년 IP 시장 규모는 4억 4천만 달러에 불과하지만 2004년에는 29억 4천만 달러 규모로 성장할 전망이다. ▧

I. 반도체 IP 개요

1. 반도체 IP의 정의

반도체 IP(intellectual property)는 ‘반도체 디바이스 내에 구현되기 위해 미리 정의된 기능 블록’이다. 어떤 경우에는 기능이 파라미터화 될 수도 있어서 어느 정도의 주문화가 가능하다. 이러한 기능에는 아날로그 또는 디지털의 물리적 라이브러리 기능, 카운터나 멀티플렉서와 같은 기본 블록, 그리고 코어 또는 가상 부품으로도 알려져 있는 시스템 레벨 마크로 등이 있다. 특정의 IP 요소는 소프트, 펌 또는 하드 형태를 지니며, ASIC(application specific IC), ASSP(application specific standard product), PLD(programmable logic device) 등에 구현될 수 있다.

반도체 IP를 이용한 설계의 재사용은 반도체 산업의 전통적인 비즈니스 모델에 혁명을 일으켰다. 설계가들은 사내 또는 외부에서 이미 제작되어 있는 반도체 IP, 즉 코어를 새로운 설계와 결합하여 복잡한 주문 칩을 짧은 시간 안에 만들어 낼 수 있다. 이에 따라 가치를 지닌 IP를 소유하고 있는 소규모의 제3업체 디자인 하우스들이 전체 산업에 영향을 미친다. 이것은 전통적인 사내 설계 자산 개념을 파괴하여, 설계를 자체적으로 할 것인가 또는 구매할 것인가(make or buy)를 결정하게 만들고, 또한 설계를 재사용할 것인가 일회용으로 쓸 것인가를 결정하게 한다. 또한 OEM(original equipment manufacturer)에게는 기존의 IP를 사용하여 어떻게 돈을 벌고 어떻게 설계 우위를 지킬 것인가 하는 문제가 중요할 것이다.

2. 설계 재사용의 이유

아주 작은 규모의 디자인 하우스로부터 규모가 큰 시스템 OEM에 이르기까지 반도체 산업에 관련되어 있는 업체들은 누구나 설계의 재사용에 상당한 관심을 가지고 있다. 참여 정도와 시장의 관심사에 따라 이유는 서로 다르다.

반도체 소자이든 최종 사용자 시스템이든 “시장에 내놓을 때까지의 시간(time-to-market)”은 언제나 중요하다. 그러나 시장 경쟁이 치열해지면서 이윤의 폭은 줄어들고 있다. 설계가들은 빡빡한 시간 일정에 맞추어 제품을 시장에 내놓기 위해 엄청난 시간압박에 시달리고 있으며, 이들이 실패하면 회사도 망한다. 뿐만 아니라 칩 설계의 복잡도도 증가하고 있으며, 전세계적으로 숙련된 설계가가 부족하다. 이러한 모든 사실은 설계 블록의 재사용이 필수적임을 말해주고 있다. 그렇다고 재사용 가능하도록 처음부터 설계하는 것이 언제나 비용 효과적이라고는 말할 수 없을 것이다.

3. 재사용 설계와 일회용 설계

이미 존재하는 코어 설계를 이용하여 반도체 소자를 만들려면 우선 각 코어가 완벽하게 동작해야 한다. 코어는 완벽하게 검증되고 소프트웨어 호환성을 가져야 하며 문서 작성이 완벽히 이루어져야 하고 반도체가 입증되어야 한다. 설계가들은 (그림 1)에서와 같이 각각의 코어를 독립적인 빌딩블록으로 취급할 수 있어야 한다. 재사용되는 코어는 블랙박스로 보여지며, 설계가들은 오류 없는 100% 완벽한 동작을 가정하고 오로지 각각의 사전 패키지된 빌딩블록들로부터의 I/O에만 초점을 둘 수 있어야 한다.

재사용할 수 있도록 설계되는 블록은 처음에는 많은 비용이 들겠지만 두 번째 사용할 때부터는 훨씬 저렴해진다. 그러나 일회용으로 설계되는 경우에는 첫 사용을 위한 비용은 적게 들겠지만 후에 재사용 가능하도록 만들려면 비용이 많이 든다. 따라서 설계가들은 처음부터 블록이 재사용될 것인지 일회용으로 사용될 것인지를 확실히 해둘 필요가 있다. 재사용 가능하도록 설계하기로 결정했다면 설계가들은 충분한 시간과 자원(소프트웨어 시스템 지원 포함)을 투입하고 전사적으로 협조를 받아야 한다.

재사용 결정은 기업 전체적으로 적용되어야지 일개 부서 단위로 이루어져서는 안된다. 재사용 설계를 위한 비용도 관련부서들 사이에 적절히 분배되어야 하고, 소프트웨어는 호환성을 가져야 하며, 기업은 추적(tracking)과 라이브러리 소프트웨어 도구에 투자해야 한다.

(그림 2)는 설계 재사용의 관점에서 IP의 재사용 계층구조를 보여주고 있다. 이것은 각 그룹이 (평균적으로) 연간 생산하는 칩 설계 수를 기초로 하고 있다. OEM들은 모바일 핸드셋과 같은 단기 사이클 어플리케이션인지 우주항공과 같은 장기 사이클 어플리케이션인지에 따라 나뉘었다. 이와 같이 ASIC 벤더들은 설계 재사용으로부터 혜택을 입을 수 있는 가장 좋은 위치에 있는 반면 장기 사이클의 OEM들은 그렇지 못하다. 파운드리들은 IP를 재사용하지만 사용률은 고객에 의존적이어서 역삼각형 그룹에서 분리되었다.

새로운 반도체 소자를 설계하는 도전에 직면했을 때 설계가들은 각각의 기능 블록에 대하여 만들 것인가 구매할 것인가, 또 새로운 요소는 재사용되도록 설계해야 하는가 아닌가를 결정해야 한다. 또한 어떤 IP 벤더를 언제 접촉할 것인가와 설계 작업은 언제 제3의 디자인 하우스에 의뢰할 것인가 등을 결정해야 하는데, 이러한 결정을 위해서는 도구와 가이드라인, 그리고 충분한 사전 정보 수집이 요구된다.

4. IP의 유형

재사용 가능 설계, 즉 IP는 다음 세 가지 중 하나에 속한다. Artisan과 같은 일반제품(com-modity) IP, MIPS, Rambus, ARM, Texas Instrument의 DSP와 같은 비공개(proprietary, 독점특허) IP, 그리고 Granite Systems가 Cisco에 의해 인수되기 전에 가지고 있던 기가비트 이더넷 솔루션과 같은 차별화(differentiated) IP 등이다.

일반제품 IP는 시험이 완료된 제3업체 코어로서, 언제든지 비교적 낮은 가격에 다수의 업체로부터 구입할 수 있는 제품이다. 일반제품 IP의 가장 큰 장점은 개발시간, 개발비용, 설계위험 등을 단축시켜 주고, 이에 따라 시판 시기를 앞당길 수 있다는 것이다. 이 부문은 경쟁이 치열하기 때문에, 많은 일반제품 IP 벤더들이 판매, 지원 및 유지보수 비용을 커버할 수 있는 충분한 매출을 올리지 못하여 사업을 오래 유지하지 못하고 있다.  다만 일반제품의 아날로그 IP만은 전세계적으로 아날로그 설계가들이 부족하여 예외가 되고 있다. 따라서 일반제품 IP를 사용할 경우 IP 파트너를 현명하게 선택해야 한다.

이와는 대조적으로 비공개 IP는 단 하나의 제3업체 IP 벤더로부터만 구입 가능한 시험이 완료된 코어이다. 예를 들어 내장 프로세서 IP 벤더는 여럿 있지만 각 업체는 서로 다른 구조를 제공하기 때문에 설계에 대한 결정이 이루어지고 나면 더 이상의 경쟁이 없다. 이와 같이 이 IP 부문은 일반제품 IP에 비하여 더 높은 단위 판매량을 나타내어 참여업체에게 더 높은 매출을 제공하고 있다. 이 부문에서는 라이센스 업체, 즉 반도체 제조업체가 불리하다. 특정 비공개 IP를 라이센스나 로열티 지불을 통해 활용할 수 있는 능력은 반드시 필요하지만, 이것이 반도체 소자나 이를 이용한 제품을 다른 경쟁자들로부터 차별화 시켜 주지는 못한다. 그 결과 비공개 IP를 활용하는 대가가 이를 통해 얻는 매출을 넘어 설 경우에는 문제가 일어나게 된다. 특히 하나의 비공개 구조에서 다른 구조로 전환할 경우에는 문제가 더욱 복잡해진다. 그러나 비공개 IP 벤더들도 순탄한 것만은 아니다. 다른 구조의 업체들로부터 경쟁이 점차 치열해지고 있기 때문에 여기서 성공하는 업체는 몇 개에 불과하다.

코어 벤더들에게 수익 창출의 가능성이 가장 높은 부문은 차별화 IP 부문이다. 이 유형의 IP는 시스템 벤더나 반도체 벤더 또는 둘 다가 단순히 이것을 포함시킴으로써 자신의 제품을 차별화 할 수 있게 해준다. 이 IP 부문에서는 모두가 일등이나 다름없다. 이것은 처음 시장에 내놓는 벤더와 그것을 처음 사용하는 고객 모두에게 유리할 수 있다. IP 벤더가 하나 이상의 고객에게 이를 제공하면 이것은 비공개 IP가 된다. 다른 IP 벤더들이 동일한 코어를 공급하게 된다면 이것은 일반제품 IP가 되는 것이다.

5. 반도체 IP에서의 소프트웨어의 전략적 중요성

소프트웨어는 SLI(system level integration) 소자의 점점 더 많은 부분을 구성하고 있지만 그 가치는 인식되고 있지 못한 실정이다. ASIC 및 IP 벤더들은 그들이 하드웨어로 구현한 기능들이 소프트웨어로 대체되어 가는 것을 구경만 하고 있을 수도 있지만 소프트웨어를 사용하여 자사 제품의 가치를 한층 높일 수도 있을 것이다.

가. 점점 더 소프트웨어에 의존하는 ASIC/ASSP

시스템 레벨 ASIC과 ASSP 소자들은 마치 하드웨어처럼 보이지만 이들은 점점 더 많은 부분이 소프트웨어로 구성되고 있다. 이러한 디바이스들의 기능과 가치는 해가 갈수록 점점 더 소프트웨어에 의존하고 있다. 최종 단계의 버그를 고칠 수 있는 소프트웨어 기능이 없다면 복잡한 디바이스를 시간에 맞춰 시장에 내놓는 것은 어려울 것이다. 그럼에도  ASIC과 IP 벤더들은 소프트웨어를 기회가 아닌 비용으로 여기는 경향이 있다.

나. 소프트웨어 동향

SLI 디바이스들은 보통 계산엔진을 포함하고 있어서 이들 디바이스가 동작하려면 소프트웨어가 필요하다. 그럼에도 소프트웨어는 실리콘을 판매하기 위해 필수적으로 갖춰져야 하는 것으로 여겨지기 때문에 칩 회사들이 소프트웨어에 대해 합리적인 가격을 받아내기는 어렵다. 인지되는 가치는 낮지만 개발 그리고 특히 지원을 위한 비용은 높다. 지금까지 이것은 반도체 벤더들이 계속 업데이트된 버전을 무료로 내려 받을 수 있도록 자사의 웹사이트에 올려놓는 디바이스 드라이버와 같은 저급 소프트웨어에 주로 적용되어 왔다. ASIC 벤더들에게 있어 큰 문제는 고객들이 합당한 가격을 지불하도록 어떻게 소프트웨어의 가치를 증명할 것인가 하는 점이다.

IP 벤더들도 같은 문제에 직면해 있다. 이들 벤더들의 대부분은 자사의 제품들이 실리콘 웨이퍼에 하나의 패턴으로 구현되기 때문에 자신을 하드웨어 제공업체로 생각하고 있다. 이러한 IP 제품 중 많은 것들이 IP 벤더들이 제공하는 디바이스 드라이버나 통합 소프트웨어를 요구한다. ASIC 벤더들과는 달리 대부분의 IP 벤더들은 일부 로얄티 지불을 받는 흔치 않은 경우를 제외하고는 관련 디바이스가 사용되는 전 기간을 통해 수익을 얻지는 못하고 있다. 따라서 IP 벤더들에게는 그들의 소프트웨어 노력에 대해 적절한 수익을 얻는 일은 상당히 중요한 문제이다. 그럼에도 이러한 일은 별로 흔치 않다.

다. 하드웨어/소프트웨어 트레이드오프와 솔루션 제공

소프트웨어가 SLI의 기능에서 차지하는 비율이 늘어나면서 설계가들은 효과적인 하드웨어-소프트웨어 공동설계 능력을 요구하게 될 것이다. 주로 시스템 설계가들, 특히 시스템 OEM 기업에 종사하는 시스템 설계가들의 요구로 인해 IP 벤더들은 하드웨어-소프트웨어 트레이드오프와 최적화가 가능한 추상모델(abstract model)을 생산하도록 요구될 것이다.

설계가들은 비용, 속도, 판매까지의 시간 및 기타의 인수들에 대해 성능을 최적화시켜 줄 시스템 구조를 찾고 있다. 어떤 경우에는 설계가들은 일부 시스템 기능은 하드웨어로, 그리고 나머지는 소프트웨어로 구현하도록 요구할 것이다. 시스템 설계가는 설계의 구조 연구 단계에서 하나의 구현(하드웨어)에서 다른 구현(소프트웨어)으로 전환할 수도 있을 것이다.

미래의 IP 벤더들의 성공은 이러한 기능들을 구현에 관계없이 공급할 수 있는 능력에 달려있다고 보여진다. 미래에는 이렇게 하드웨어와 소프트웨어 사이가 유동적으로 전환되면서 IP 벤더들은 더 이상 자신을 하드웨어 제공자로 보지 말고 솔루션 제공자로 재정의할 필요가 있게 될 것이다.

솔루션 제공자로서 재정립한 IP 벤더들은 더 높은 가격과 이윤을 얻게 될 것이다. 고객들은 IP 벤더들의 어플리케이션 지식을 상당히 높이 평가하기 때문에 이러한 위치 재정립은 특정 어플리케이션 부문과 관련될 것이다.

벤더들은 블루투스, 전진오류수정(forward error correction), 비디오 게임 그래픽 또는 GPS (global positioning service)와 같은 특정 시스템 기능에 있어 전문가가 될 필요가 있다. 현재의 하드웨어 제공자의 위치에서 바람직한 솔루션 제공자로의 위치 이동에 요구되는 소프트웨어를 정의 및 개발해야만 한다. <표 2>는 일반적으로 이용 가능한 하드웨어 블록으로부터 다수의 가치 있는 시스템 기능으로 자신의 가치를 증가시키기 위해 벤더들이 따를 수 있는 여러 가지 가능한 시나리오를 담고 있다.

하드웨어와 소프트웨어를 포함하는 솔루션을 판매하는 것은 매우 효과적이다. 이것은 ASSP 모델의 상당히 큰 매력이다. 스펙을 만족시키기만 한다면 아무도 디바이스 패키지 안에 무엇이 들었는지에 대해 알 수가 없다. 또한 이러한 종류의 고도의 내장 소프트웨어는 유지보수가 그렇게 필요치 않으며 사실상 고객 지원이 없다고도 볼 수 있다. IP 벤더들이 이러한 목표를 달성한다면 그 보답은 상당히 클 것이다.

<표 2>에 나타난 추가적 소프트웨어의 비중은 자못 크다. 벤더들이 만약 여기서 낮은 가치의 소프트웨어를 제공한다면 추가적인 수익을 얻지 못할 뿐만 아니라 지원도 제공해야 하게 될 것이다. 벤더들은 때로 이러한 기능들을 내부적으로 개발할 수 있는 위치에 있지 못할 수도 있다. (그림 3)의 단계 1에서 단계 2로의 이동은 뚜렷해야 하며 조기진입자의 이점을 얻으려면 긴급할 수도 있다. 이를 위하여는 타 업체와의 제휴나 인수/합병 등도 고려할  수 있을 것이다.

라. 프로세서와 소프트웨어

프로세서 코어 벤더들은 소프트웨어와 특별한 관계를 가진다. 설계환경, 컴파일러, 그리고 운영체제는 마이크로프로세서와  DSP 코어 벤더들에게 필수적이다. 프로세서 코어 벤더들은 그들의 코어를 위한 툴들의 가용성과 성능에 관심을 가질 필요가 있다. 코드 최적화의 향상은 종종 더 낮은 클럭 속도와 더 낮은 메모리의 사용을 통해 칩의 전력소모를 줄여주고 이에 따라 프로세서 코어의 선택을 촉진시켜 준다. 소프트웨어 개발 환경이 잘 갖추어져 있어야 하는데 제3의 공급자들은 대부분의 프로세서에 대해 이들을 가장 훌륭히 제공하고 있다. 그러나 대안이 없다면 코어 벤더들은 이를 관리할 필요가 있다.

소프트웨어 툴들에 더하여 프로세서 벤더들은 목표 어플리케이션 솔루션을 제공하기 위해 소프트웨어 벤더들과 제휴할 만한 다양한 기회를 가지고 있다. 프로세서 코어 시장에는 점점 더 많은 업체들이 참여하고 있다. 프로세서 코어 벤더들은 코어를 관련 소프트웨어와 함께 ASIC/ ASSP 내에 내장하여 어플리케이션 솔루션을 제공함으로써 자사 제품의 일반제품화를 피할 수 있다.

II. 반도체 IP 산업 동향과 관련 산업

1. IP 산업 동향

SLI 기술의 부상과 맞물려 IP가 주목을 받고 있다. IP는 기존 설계를 재사용할 수 있게 해줄 뿐만 아니라 최종 수요자의 다양한 요구에 대응하는 시간과 비용을 절감할 수 있게 함으로써 SLI설계의 핵심 요소로 떠오르고 있다.

IP의 활성화를 위하여는 인터페이스의 표준화와 국제간 상거래 관행 구축이 선행되어야 한다. 각 기능 레벨의 IP를 하나로 통합하려면 데이터 형식, 시험 방법론, 인터페이스와 관계된 표준이 있어야만 시스템 칩 레벨의 구현이 성공적으로 이루어질 수 있기 때문에 IP의 인터페이스 표준화는 필수적이다. 이러한 IP간의 표준 규약은 IP 산업의 활성화에 핵심 요소라 할 수 있다. 현재 인터페이스 표준화는 VSIA(Virtual Socket Interface Alliance)의 주도로 이루어지고 있다. VSIA는 ’96년 9월에 발족한 국제 단체로 HP, IBM, TI, Motorola, Sony, NEC, 그리고 한국의 삼성전자와 KETI 등 모두 200여 개의 회사 및 단체, 그리고 개인이 참여하고 있다.

IP의 유통이 활성화되면서 인터넷에서 IP를 사고 파는 가상 거래소인 VCX(Virtual Component Exchange)가 2000년 10월 23일 개장하였다. 현재 ARM, Mentor Graphics, Motorola, TSMC, Sun Microsystems, NEC, Conexant 등 40여 반도체 회사들이 VCX에 참가하고 있다. 국내에서는 현대전자가 창립회원사로 참여하고 있으며 전자부품연구원(KETI)도 회원으로 활동하고 있다.

2. IP 관련 산업

IP를 수익으로 연결하는 길은 여러 가지가 있으며, 가장 효과적인 방법은 IP 공급업체의 초점에 따라 다르다. 따라서 ASIC 벤더들의 효과적인 수익 모델에 있어서 디자인 하우스는 OEM 들과는 상당히 다를 수 있다.

가. ASIC 벤더들

ASIC 벤더들은 IP를 독립적인 블록으로 판매하기보다는 전체 ASIC 설계 내의 빌딩블록으로 사용한다. ASIC 벤더들은 고객으로부터 선금으로 비순환적 공학비용(NRE charge)을 받고 나서 ASIC 개당 가격으로 청구한다. 고객의 설계 요구사항에 따라 제3업체로부터 IP를 구입한 경우 ASIC 벤더들은 종종 이에 따른 추가부담금을 고객에게 청구하기도 한다.

그러나 대규모의 ASIC 구매자들은 종종 추가적 코어에 대한 추가 부담비용을 협상하기도 한다. 따라서 다른 많은 공급업체에게도 라이센스된 비공개 코어를 사용하는 ASIC 벤더들에게는 문제가 발생할 수 있다. ASIC 벤더가 처한 딜레마는 코어를 고려할 필요가 있지만 그것을 사용하는 데 대한 프리미엄을 요구할 수 없다는 점이다. 코어를 사용하는 비용이 그것으로부터 얻어지는 수익을 초과한다면 ASIC 공급업체에게는 문제가 될 수 있다.

ASIC 벤더들은 설계지원, 특화된 코어, 셀 라이브러리, I/O, 메모리 그리고 코어들에 최적화된 공정 등을 제공한다.

나. 디자인 하우스

재사용 가능한 코어를 제공하는 많은 제3의 업체들은 독립적인 디자인하우스로서 출발하였다가 그들의 설계 작업의 결과로 IP가 얻어지면서 IP 공급업체로 전환한 것이다. 이들의 수익의 대부분은 여전히 설계 및 유지보수 서비스에서 발생하고 있으며 IP 요소는 제2의 수입원이 되고 있다. IP 수입은 금액면에서는 작지만 일반적으로 고객과의 관계를 유지하는 데는 필수적이다.

설계 서비스 업체들의 성장은 엔지니어의 가용성에 의해 제한된다. 이 사업에서는 일반 생산업체처럼 제품을 한번 만들어 이것을 여러 번 판매하는 것이 쉽지 않은데, IP는 이것이 가능하여 디자인 하우스에게는 매력적인 보완적 사업이 될 수 있다.

다. 독립적 IP 벤더들

독립적 IP 제공업체는 요구되는 IP 제품이 무엇인가를 찾아내고 이를 개발하여 판매한다. 이러한 회사들은 전통적인 디자인 하우스보다 서비스에 초점을 두고 있지 않으며, 라이센스료나 로열티로부터 매출을 올리고 있다. 이들은 새로운 표준과 시장 기회에 빠르게 대응할 수 있어야 하는데, 초기 자본투자는 크게 요구되지 않는다.

그러나 이들이 IP를 판매하기 위하여는 설계된 블록이 실리콘에서 실제로 동작하는 지를 증명해야만 하는데, 여기에는 많은 비용이 소요된다. 이들은 고객에 맞춘 주문화나 서비스 지원을 위한 비용도 라이센스료에 포함시켜 고객에게 청구할 수 있어야 하는데 이 또한 쉬운 일이 아니다. 또한 이 시장은 진입이 쉬운 만큼 경쟁도 심하여 큰 이윤을 추구하기 어렵다. IP 사업은 밖에서는 쉬워 보이나 IP 벤더로서 돈을 벌기는 쉬운 일이 아니다.

가장 성공한 제3의 IP 제공업체 중의 하나인 ARM은 비공개(proprietary) IP에 초점을 두고 있는데, OEM, IDM(integrated device manufacturer), 파운드리 및 기타 디자인 하우스 등 고객과의 라이센스/로열티 협정을 통해 상당한 수입을 얻고 있다. 그러나 지원 서비스, 설계 도구, 그리고 설계 서비스 등으로부터도 상당한 매출을 올리고 있다.

라. EDA 벤더들

IP 시장에서의 EDA(electronic design automation) 벤더들의 주된 초점은 물리적 라이브러리와 기본 블록들을 제공하는 것이다. IP 시장에 참여하는 데 있어서의 EDA 벤더들의 목적은 그들의 고객 기반과 지원 능력을 강화하는 데 있다. 이들의 강점은 코어의 개발에 있지 않다. 이들은 다양한 소스로부터 IP를 제공받아 필요하면 주문화하여 고객에게 제공한다. 이러한 제품의 대부분은 일반제품 또는 일반제품에 가까운 코어로 개당 가격이 상대적으로 낮다.

EDA 벤더들은 자신의 것이라고 부를 수 있는 IP를 많이 개발하지 않기 때문에 디자인 하우스나 ASIC 벤더들에 비해 어플리케이션 경험이 부족한 것으로 평가된다.

마. 파운드리

파운드리는 빠르게 진화해 왔으며 반도체 산업의 비즈니스 모델에 혁명을 가져왔다. 이들은 첨단의 공정 기술과 설계 서비스로부터 패키징과 시험 서비스에 이르는 완전한 제작 서비스를 제공한다. 이들은 시설없는(fabless) 반도체 벤더들의 출현을 촉진해왔으며 ASIC/ASSP SLI 제품의 생산에서 중요한 역할을 한다. 현재 이들은 수익의 대부분을 주로 시설없는 반도체 벤더들로부터 얻고 있으며, IDM(integrated device manufacturers)과 시스템 OEM도 이들의 작은 수입원이 되고 있다. 그러나 시간이 지남에 따라 이들의 매출 성장은 오직 시설없는 반도체 벤더들에만 의지하지 않고 점점 더 많은 비율을 IDM과 시스템OEM들로부터 얻게 될 것이다.

파운드리들은 IP 제공업체들로부터 코어를 얻고 있으며, 이들을 빌딩블록으로 사용하여 고객의 스펙을 만족시키는 반도체 소자를 제작하고 있다. 이러한 IP 블록은 사용 전에 파운드리에 의해 생산승인(반도체 시험)이 이루어짐으로써 IP 벤더와 파운드리 사이의 관계를 상당히 중요하게 만든다. 이것은 또한 파운드리가 IP 블록의 시험과 검증에서 코어 통합 및 실리콘 제조에 이르는 설계 기술을 획득하였음을 의미한다. 파운드리는 제3업체의 IP를 사용하면서, 이들은 단위 생산 수를 추적하여 IP 벤더들에게 보고하는 IP 브로커 역할도 하고 있다.

파운드리는 자신의 IP 포트폴리오를 사용하여 고객들에게 직접 설계서비스를 제공하는 일에도 진출하고 있다. 아직까지는 이러한 일들은 SLI 유형의 고집적 소자보다는 주로 복잡도가 낮은 칩 셀계에서 이루어지고 있다. 시스템 OEM 들은 더 많은 칩을 위해 이전과 같이 IDM을 거치던 경로를 무시하고 파운드리와 직접 거래를 할 수 있게 되었다. 그러나 파운드리들은 아직 ASIC 벤더들과 같은 SLI 어플리케이션을 위한 통합 기술을 가지고 있지 않다.

(그림 4)는 기본이 되는 IP 흐름을 보여준다.

바. OEM

오늘날 OEM들은 대부분의 시스템 레벨 블록들을 보유하고 있지만 이러한 IP 잠재성을 상당한 수익으로 바꾼 업체는 거의 없다. OEM업체가 IP 시장에 참여하는 데 있어서 가장 위험이 작은 선택은 ASIC 벤더나 디자인 하우스를 IP 시장에 진출하기 위한 채널로서 이용하는 것이다. 이러한 업체들은 판매 및 지원을 통한 마케팅, 그리고 수금 등을 위해 완벽한 IP 채널 기반구조를 가지고 있어서 OEM 업체들의 IP 제공물을 안전하게 개방된 시장에 내놓을 수 있다.

그러나 OEM 업체들이 히트를 칠만한 굉장한 IP를 가지고 있는 경우라면 독립적인 사업조직을 만드는 편이 낫다. 초기 자금은 모회사가 대주어야 하겠지만 빠르게 독립적으로 높은 매출을 올릴 수 있게 될 것이다.

같은 기업 내 서로 다른 사업 조직 내에 근무하는 설계가들이 협력 체제로 일하면서 설계의 재사용과 창조에 대해 좀더 전체적인 입장에서 접근해야 한다. 마찬가지로 설계가들은 밖을 내다 보고 이미 존재하는 코어를 개발하는 데 한정된 자원을 낭비하지 말고 설계의 차별화에 주력해야 한다. 만들 것인가 구매할 것인가의 의사결정이 중요한 반면 설계가들은 코어를 재사용 가능하도록 설계해야 할지 일회용으로 설계해야 할 지에 대해서도 결정해야 한다. 이들은 설계 라이브러리, 설계 검증 등을 지원하기 위해서 뿐 아니라 내부 사업조직 사이에서 설계 비용을 상호 청구하기 위하여도 소프트웨어 도구가 필요하다.

극심한 가격 경쟁이 예상되는 일반제품 세계에서는 시스템 OEM 들은 자신의 최종 제품을 경쟁사 제품과 차별화 하려고 시도하게 된다. 처음 제품을 내놓는 OEM은 더 높은 가격을 받을 수 있고 엄청난 경쟁적 이점을 가지며 시장 점유를 높일 수 있다.

이러한 경쟁적 유리함은 한 OEM만을 위해 제3업체(디자인 하우스 또는 ASIC 벤더)가 단독으로 생산한 주문화된 칩이나 코어 설계를 통해 얻을 수 있다. 그러나 많은 OEM 들이 잘 알고 있는 것처럼, 제3업체들도 그들의 수익을 높이기 위해 이러한 지식을 사용한다. 즉, 제3업체가 고객의 주문에 의해 자신이 만든 ASIC을 ASSP로 전환하여 고객의 경쟁자인 다른 시스템 OEM들에게 직접 판매하는 경우가 발생할 수 있는 것이다. 다시 말하면 ASIC을 만들도록 대금을 지불한 OEM은 의도와는 다르게 경쟁자들을 도와주게 되는 것이다.

(그림 5)는 OEM의 이익을 보호하고 최대화 할 수 있는 모델을 예시하고 있다. 이 모델에서 보면 최초의 OEM은 다수의 유리한 대안을 가지고 있다. 이들은 ASIC당 더 낮은 가격이나 로열티 지불을 협상할 수 있다. ASSP가 경쟁 OEM 들에게 판매되기 전에 시간지연을 두도록 강요하거나 기능이 부족한 ASSP를 릴리스하도록 주장할 수도 있다. 축소된 스펙의 ASSP를 먼저 공개하고 향상된 버전은 일정 시간이 지난 후에 공개하도록 할 수도 있을 것이다.

III. 반도체IP 수익구조와 시장 전망

앞으로 몇 년 동안 이 시장은 업체들이 들어오고 나가는 유동성을 띨 것으로 보인다. 디자인 하우스와 독립적인 IP 벤더들, 그리고 EDA(Electronic Design Automation) 벤더들이 이 시장에 참여할 것이며 이들의 역할은 꾸준히 변화할 것이다. 효과적인 비즈니스 모델이 정립될 때까지 업체들은 다양한 비즈니스 모델을 경험하게 될 것이다. 밖에서 보기에는 매우 쉽고 돈이 잘 벌리는 시장처럼 보이지만 현실은 훨씬 더 어렵다. 특히 일반제품(commodity) IP는 특히나 경쟁이 심하며 규모의 경제가 매우 중요하다.

1. 반도체IP 산업의 수익 구조

(그림 6)은 IP의 수익 구조와 1999~2004년의 매출액 전망을 보여준다. 수익 구조를 살펴보면 라이센스료 수입은 1999년 총 매출액의 60%를 차지하고 있으며, 로열티가 22%, 그리고 서비스/유지보수료가 17%를 차지하고 있다. 로열티 수입은 1999년에 43% 성장하여 9,100만 달러에 달했는데, 벤더들은 로열티 수입을 증가시키기 위해 상당한 노력을 하고 있으며 이 때문에 로열티가 차지하는 비중이 더 커질 것으로 보인다.

2. 시장 전망

(그림 7)은 어플리케이션 부문별 IP 시장 전망을 보여주고 있다. 1999년 IP 시장 규모는 4억 4천만 달러에 불과하지만 2004년에는 29억 4천만 달러 규모로 성장할 것이다. 통신, 가전, 데이터 처리 어플리케이션이 세계 IP 사용을 지배할 것으로 보인다.

<참 고 문 헌>

[1]   Gartner Consulting, 40대 전략분야 시장조사: ASIC, 2000.11.

[2]   Gartner Dataquest, Worldwide Semiconductor Intellectual Property Forecast, 2000 Through 2004, Oct. 2000.

[3]   Gartner Dataquest, Semiconductor IP: The Strategic Importance of Software, Oct. 2000.

[4]   Gartner Dataquest, Semiconductor Intellectual Property Market Rises 36%; ARM Still Leads, May 2000.

[5]   Gartner Dataquest, Semiconductor IP Market Forges Ahead, Sep. 2000.

[6]   Gartner Dataquest, Semiconductor Intellectual Property: Recycling Rewards, April 2000.

[7]   Gartner Dataquest, Will Package Design or Test be the Waterloo of SOC?, April 2000.

[8]   Virtual Component Exchange (VCX), http://www.vcx.org/

[9]   VSI Alliance home page, http://www.vsia.com/